当前位置：

FPGA设计实战演练(高级技巧篇)

作者：王敏志

出版社：清华大学出版社

出版年：2015-10-01

评分：5分

ISBN：9787302404439

所属分类：网络科技

书刊介绍

FPGA设计实战演练(高级技巧篇) 本书特色

现代fpga的结构越来越复杂，多时钟域的设计现在已是常态。对于功能电路来说，复位结构都必不可少。在同步逻辑设计中如何很好地处理异步复位，甚至在多时钟域之间传递（异步）复位信号也是逻辑工程师经常面临的挑战。本书除专门介绍了上述电路的设计方法外，还介绍了状态机的设计。在介绍这些通用电路结构的基础上，还介绍了代码优化以及如何对设计进行综合与布局布线优化方面的相关内容。本书可供通信工程、电子工程、计算机、微电子等专业并有一定fpga开发基础的在校大学生、研究生参考，也可作为硬件工程师、fpga工程师的工具书。

FPGA设计实战演练(高级技巧篇) 内容简介

l fpga设计从初级迈向高级的**图书！ l 抛开不必要的理论解释，结合官方设计技巧及笔者自身设计经历，深度讲述真实fpga设计方法！推荐阅读（请点击链接）：

FPGA设计实战演练(高级技巧篇) 目录

第1章从pcb开始研究fpga设计问题 1．1基于fpga的高速电路板设计1．1．1pcb材料选择1．1．2pcb上的传输线走线1．1．3阻抗计算1．1．4降低串扰和维持信号完整性的布线方法1．2fpga的电源供电1．2．1供电要求1．2．2pcb设计的电源和地叠层分布1．3退耦电容1．3．1为何需要退耦电容1．3．2计算电容值1．3．3电容的摆放1．4小结第2章如何处理逻辑设计中的时钟域2．1pll对时钟域的管理2．2单比特信号跨时钟域的同步处理2．2．1亚稳态及其危害2．2．2处理亚稳态的经典办法——双触发2．2．3使用三级触发器对亚稳态进行同步处理2．2．4如何同步快速信号到慢速时钟域2．3多比特信号跨时钟域同步处理2．3．1多比特信号融合2．3．2多周期路径规划2．4使用fifo结构处理多比特跨时钟域信号2．5多时钟域设计分区划分2．5．1在时钟边界划分分区2．5．2多时钟域分区划分后的静态时序分析2．5．3对多周期规划逻辑设计进行分区划分2．6设计中的门控时钟行波时钟的处理2．6．1衍生时钟处理指导原则一2．6．2衍生时钟处理指导原则二2．6．3衍生时钟处理指导原则三2．6．4衍生时钟处理的其他方法2．7小结第3章正确分析衍生时钟3．1实例演示门控时钟分析处理3．1．1时钟反相生成的时钟3．1．2时钟经过缓冲后生成的时钟3．1．3经过使能处理后的时钟3．1．4时钟多路选择器输出的时钟3．1．5经外部反馈回来的时钟3．2实例演示衍生时钟的分析和处理3．2．1触发器切换生成的时钟3．2．2由行波计数器生成的时钟3．2．3由同步计数器生成的时钟3．2．4由pll生成的时钟3．3小结第4章复位电路的实现及其时序分析处理4．1同步复位设计处理4．2异步复位设计处理4．3异步复位同步化(异步复位同步释放设计处理)4．4recovery和removal分析4．4．1什么是recovery和removal分析4．4．2什么是recovery和removal故障4．4．3为何总是建议使用异步复位4．4．4分析并解决recovery故障4．5小结第5章如何写好状态机5．1状态机的特定及常见问题5．2如何选择状态机的编码方式5．3合理选择及使用单进程或多进程来设计状态机5．3．1多进程状态机5．3．2单进程状态机5．3．3状态机的比较5．4设计综合工具能够识别的状态机5．4．1采用verilog编写5．4．2采用vhdl编写5．5小结第6章如何在书写代码时进行速度优化6．1逻辑设计中速度的概念6．2时序收敛的早期考虑6．3代码编写过程中时刻考虑时序优化6．3．1编写时序收敛代码的总体规则

FPGA设计实战演练(高级技巧篇) 作者简介

王敏志曾就职于多家科研院所，从事过雷达、通信以及医疗电子方面的研发工作。在电子期刊网站，多以coyoo、湘攸客为名发布技术文章或学习博客。参与过多型舰载雷达的研发工作，主要负责数字电路方面的开发，包括电路设计、DSP以及FPGA编程；后从事Altera代理商现场技术支撑工作多年。目前专心投入研发工作，方向是数字医疗开发、派特（PET）的数字信号处理部分以及基于FPGA的TDC实现。